Мистический набор кубиков станет частью процессора AMD Instinct MI400, который может стать сердцем преемника El Capitan

APU MI400 компании AMD появится в 2026 году, улучшая эффективность вычислений и поддержку ИИ и супервычислений. Новый дизайн APU будет включать две активные платы (AIDs) с восемью вычислительными платами (XCDs), что удвоит плотность по сравнению с MI300.

Мультимедийная плата ввода-вывода (MID) будет отвечать за выполнение задач ввода-вывода и, возможно, интегрировать технологии FPGA компании Xilinx. APU Instinct MI400 AMD появится в 2026 году — она предназначена для работы с искусственным интеллектом, машинным обучением и высокопроизводительными вычислениями (HPC). Это устройство будет основано на модульной архитектуре чиплетов компании AMD и ожидается, что улучшит плотность вычислений, энергоэффективность и масштабируемость.

APU также может играть важную роль в будущих проектах суперкомпьютеров, включая возможного преемника системы El Capitan. Однако на данный момент AMD подтвердила только то, что MI400 будет использовать архитектуру CDNA "Next". Патч для обновления API-шапки MES (MicroEngine Scheduler) v12, обнаруженный и сообщённый Coelacanth’s Dream (Коелакантс Дрим), предоставляет некоторую информацию о конфигурации чиплетов.

Согласно патчу, APU MI400 будет включать две активные платы (AIDs), каждая из которых содержит четыре вычислительных платы (XCDs). Всего будет восемь XCDs. Это удвоит количество XCDs по сравнению с MI300, что позволит уменьшить задержку и повысить эффективность при увеличении пропускной способности данных — критичного параметра для задач ИИ и HPC.

Однако стоит отметить, что если APU MI400 будет следовать такому же разбиению на CPU Complex Die (CCD) и AID, как у MI300, где некоторые платы AIDs предназначены для ЦПУ вместо ускорителей, то максимальное количество XCDs в некоторых конфигурациях может быть ограничено четырьмя, что потенциально сократит количество вычислительных плат по сравнению с MI300A APU.

Одним из интересных добавлений к APU MI400 является плата MID (Multimedia IO Die), которая отделяет мультимедийный движок от плат AIDs. Эта плата будет, вероятно, управлять контроллерами памяти, мультимедийными движками и логикой интерфейсов, что позволит вычислительным платам сосредоточиться на обработке задач.

Патчи также указывают на поддержку до двух MID, вероятно, с привязкой одной к каждой AID. Этот новый компонент может стать первым интегрированным решением Versal/Xilinx FPGA в линейке ускорителей AMD. В 2022 году компания заявила о планах интеграции AI-движка на базе FPGA Xilinx в свой портфель ЦПУ. Это также может быть картой ускорения данных центров Alveo.

Кроме того, патчи ссылаются на таблицу переназначения регистров (RRMT), что позволяет прошивке направлять транзакции регистров к конкретным AIDs, XCDs или MID. В настоящее время AMD не выпустила официальные рендера и спецификации для серии MI400, но с учетом того, что ускоритель должен выйти в 2026 году после запуска серии Instinct MI350 (созданной на архитектуре CDNA 4) позже этого года, надеемся, что вскоре появятся новые подробности.